


带有电容可调延时的双按键 Smart Reset™**产品特性**

- 双 Smart Reset™ 按键输入，带有电容可调扩展复位启动延时 (t_{SRC})
- 电容可调复位脉冲持续时间 (t_{REC})
- 上电复位
 - RST 低有效，漏极开路输出
- 工厂编程阈值，监测 V_{CC} 在 1.575 至 4.625 V (典型值) 范围内
- 工作电压 1.0 V (低有效输出有效) 至 5.5 V
- 低供电电流 (1.4 μA)
- 工作温度：工业级 -40 °C 至 +85 °C
- TDFN8 封装：2 mm x 2 mm x 0.75 mm
- 符合 RoHS 标准

**应用**

- 移动电话，智能电话
- 电子书
- MP3 播放器
- 游戏机
- 便携式导航设备
- 任何需要延时复位按键反应以提高系统稳定性的应用

内容

1	产品描述	5
1.1	Smart Reset™ 系列	5
1.2	STM6510	5
1.3	引脚说明	9
1.3.1	电源 (V_{CC})	9
1.3.2	地 (V_{SS})	9
1.3.3	Smart Reset™ 按键输入引脚 ($\overline{SR0}$, $\overline{SR1}$)	9
1.3.4	Smart Reset™ 输入的可调延迟引脚 (SRC 脚)	9
1.3.5	复位输出引脚 (\overline{RST})	10
1.3.6	可调复位超时 ($TREC_{ADJ}$ 脚)	10
2	典型工作特性	11
3	最大额定值	13
4	DC 和 AC 参数	14
5	封装机械数据	17
6	器件命名规则	23
7	封装标记信息	24
8	修订历史	25

表格列表

表 1.	信号名称	6
表 2.	由理想的外部电容设置 t_{SRC}	9
表 3.	由理想的外部电容设置 t_{REC}	10
表 4.	绝对最大额定值	13
表 5.	工作和测量条件	14
表 6.	DC 和 AC 特性	15
表 7.	可能的 V_{CC} 电压阈值	16
表 8.	TDFN - 8 引脚 2 x 2 x 0.75 mm, 0.5 mm 间距封装机械数据	18
表 9.	焊盘布局的参数 - TDFN - 8 引脚 2 x 2 mm 封装	19
表 10.	承载带尺寸	20
表 11.	卷轴尺寸表	21
表 12.	产品订购信息表	23
表 13.	封装标记信息	24
表 14.	文件修订历史	25

图片列表

图 1.	逻辑框图	6
图 2.	引脚连接图	6
图 3.	结构框图	7
图 4.	单键 Smart Reset™ 典型连线图	8
图 5.	双键 Smart Reset™ 典型连线图	8
图 6.	时序波形图	9
图 7.	电源电流 (I_{CC}) vs. 温度	11
图 8.	Smart Reset™ 延时 (t_{SRC}) vs. 温度, $C_{SRC} = 0.56 \mu F$	11
图 9.	复位超时时间 (t_{REC}) vs. 温度, $C_{TREC} = 0.01 \mu F$	12
图 10.	复位阈值 (V_{RST}) vs. 温度, “S” 阈值选择, V_{CC} 下降	12
图 11.	AC 测试输入 / 输出波形图	14
图 12.	TDFN - 8 引脚 2 x 2 x 0.75 mm, 0.5 mm 间距封装外形图	18
图 13.	焊盘布局 - TDFN - 8 引脚 2 x 2 mm 无散热盘	19
图 14.	承载带	20
图 15.	卷轴尺寸	21
图 16.	带尾 / 带头	22
图 17.	引脚 1 方向	22
图 18.	封装标记信息, 顶部视图	24

1 产品描述

1.1 Smart Reset™ 系列

Smart Reset™ 产品家族中的 STM65xx 系列带有一个非常有用的功能，它采用扩展 Smart Reset™ 输入延时 (t_{SRC})，能够确保短时复位按键关闭不会引起系统复位。一旦满足有效 Smart Reset™ 输入电平和启动延时，器件会产生一个带有用户可编程超时周期 (t_{REC}) 的输出复位脉冲。

典型应用连线图表示双 Smart Reset™ 输入也可连接到应用中断以控制中断引脚和硬复位功能。如果按键关闭一小段时间，处理器只被中断。如果系统仍旧不能正常响应，按住按键并持续扩展启动时间 (t_{SRC})，会通过复位输出引起处理器硬复位。Smart Reset™ 功能有效的增加了系统的稳定性。

STM65xx 系列 Smart Reset™ 产品内置低电流微处理器复位电路，针对如 MP3 播放器，便携式导航设备或移动电话等任何需要延时复位按键反应以提高系统稳定性的应用。STM65xx 系列带有单或双 Smart Reset™ 输入 (SRx)。延迟 Smart Reset™ 启动时间 (t_{SRC}) 选项通过在 SRC 脚上添加外部电容调节或通过三态逻辑选择。延迟启动周期忽略短于 t_{SRC} 时间的开关闭合，从而阻止不希望的复位发生。

STM65xx 系列产品为低有效 (高有效可选) 漏极开路复位 (\overline{RST}) 输出，有或无内部上拉电阻，或为推挽式输出；产品有或无上电复位功能。

一些产品还具有低压监测功能：当检测电压 V_{CC} 低于特定阈值时，复位输出也同时被激活。检测电压高于特定阈值后，复位输出保持有效并维持复位超时周期 (t_{REC})。

1.2 STM6510

STM6510 带有 2 个组合 Smart Reset™ 输入引脚 ($\overline{SR0}$ 和 $\overline{SR1}$)，带有 Smart Reset™ 启动延迟 (t_{SRC})，由 SRC 引脚上的外部电容编程。STM6510 的另一特性为通过增加外部电容 (C_{iREC}) 使得输出复位脉冲时间 t_{REC} 可调。

另外， V_{CC} 受到监测，如果它低于 V_{RST} 阈值，复位输出变为有效，且当 V_{CC} 低于 V_{RST} 阈值时一直保持有效，并延续复位脉冲持续时间 t_{REC} 。

图 1. 逻辑框图




图 2. 引脚连接图




表 1. 信号名称

符号	输入 / 输出	说明
\overline{RST}	输出	复位输出，低有效（漏极开路）。
$\overline{SR0}$	输入	主按键 Smart Reset™ 输入。低有效，65 kΩ 的内部上拉电阻到 V _{CC} 。
$\overline{SR1}$	输入	次按键 Smart Reset™ 输入。低有效，65 kΩ 的内部上拉电阻到 V _{CC} 。
SRC	输入	Smart Reset™ 输入延时启动控制。与外部电容相连，以调整延迟启动时间 (t _{SRC})。
TREC _{ADJ}	输入	调整 t _{REC} 复位脉冲持续时长的输入引脚。该引脚与外部电容 (C _{tREC}) 相连以确定 t _{REC} 。
V _{CC}	电源	电源电压输入。器件电源及监测电压的输入。推荐在 V _{CC} 和 V _{SS} 引脚之间连接一个 0.1 μF 的陶瓷电容去耦。
V _{SS}	电源	地
NC		无连接；应连接到 V _{SS} 。

图 3. 结构框图






图 4. 单键 Smart Reset™ 典型连线图



注释： 只使用一个 Smart Reset™ 输入键时，将两个 \overline{SR} 输入接在一起。

图 5. 双键 Smart Reset™ 典型连线图



1.3 引脚说明

1.3.1 电源 (V_{CC})

该引脚为 Smart Reset™ 器件提供电源，并监控电源电压。推荐在 V_{CC} 和 V_{SS} 引脚之间连接一个 0.1 μF 的陶瓷电容去耦。


1.3.2 地 (V_{SS})

V_{SS} 为器件地。

1.3.3 Smart Reset™ 按键输入引脚 ($\overline{\text{SR0}}$, $\overline{\text{SR1}}$)

两个输入 $\overline{\text{SR0}}$ 和 $\overline{\text{SR1}}$ 必须同时保持有效，且时间不少于 t_{SRC} ，才能激活复位输出脉冲。每个输入包含一个到 V_{CC} 的 65 k Ω 内部上拉电阻。

图 6. 时序波形图



AM00393

1.3.4 Smart Reset™ 输入的可调延迟引脚 (SRC 脚)

SRC 脚控制在按键动作被复位输出验证有效之前的启动时间。该脚与一个接地的外部电容 (C_{SRC}) 相连，提供所需的启动时间 (t_{SRC})。

t_{SRC} 和 C_{SRC} 的计算值在表 2 中给出。同样可参见表 6。

表 2. 由理想的外部电容设置 t_{SRC}

Calculated C_{SRC} value [μF]	Setup delay t_{SRC} [s] ⁽¹⁾⁽²⁾			Closest common C_{SRC} value [μF]
	Min.	Typ.	Max.	
0.2	2	3	4	0.22
0.3	3	4.5	6	0.33
0.6	6	9	12	0.56
1	10	15	20	1

- 计算实例基于理想电容。在应用设计和元器件选择时必须考虑到，流入外部 t_{SRC} 可编程电容 (C_{SRC}) 的电流大约为 100 nA，因此应使用低漏电电容（陶瓷或薄膜电容）和 PCB 环境以阻止 t_{SRC} 的准确度受到影响。推荐使用的 C_{SRC} 的最小值为 0.01 μF 。
- 如果 t_{SRC} 计数器反复激活，在两次激活之间必须有最短 10 ms 的间隔，以使 C_{SRC} 完全放电，以便下一次 t_{SRC} 值和规定值一致。

1.3.5 复位输出引脚 ($\overline{\text{RST}}$)

$\overline{\text{RST}}$ 引脚为低有效，漏极开路。

1.3.6 可调复位超时 (TREC_{ADJ} 脚)

可将外部电容 C_{tREC} 连接到该引脚来调节复位超时 (t_{REC})。 t_{REC} 和 C_{tREC} 的计算值在表 3 中给出。也可参见表 6。

表 3. 由理想的外部电容设置 t_{REC}

Calculated C_{tREC} value [μF]	t_{REC} [ms] ⁽¹⁾⁽²⁾			Closest common C_{tREC} value [μF]
	Min.	Typ.	Max.	
0.001	10	15	20	0.001
0.002	20	30	40	0.0022
0.01	100	150	200	0.01
0.014	140	210	280	0.015
0.028	280	420	560	0.027
0.056	560	840	1120	0.056
0.112	1120	1680	2240	0.1

1. 计算实例基于理想电容。在应用设计和元器件选择时必须考虑到，流入外部 t_{REC} 可编程电容 (C_{tREC}) 的电流大约为 100 nA，因此应使用低漏电电容（陶瓷或薄膜电容）和 PCB 环境以阻止 t_{REC} 的准确度受到影响。推荐使用的 C_{tREC} 的最小值为 0.001 μF 。
2. 如果 t_{REC} 计数器反复激活，在两次激活之间必须有最短 10 ms 的间隔，以使 C_{tREC} 完全放电，以便下一次 t_{REC} 值和规定值一致。

2 典型工作特性

图 7. 电源电流 (I_{CC}) vs. 温度




图 8. Smart Reset™ 延时 (t_{SRC}) vs. 温度, $C_{SRC} = 0.56 \mu F$




图 9. 复位超时时间 (t_{REC}) vs. 温度, $C_{tREC} = 0.01 \mu F$





图 10. 复位阈值 (V_{RST}) vs. 温度, “S” 阈值选择, V_{CC} 下降



3 最大额定值

器件被施加的条件超出表 4: 绝对最大额定值中列出的额定值可能会对器件造成永久的损坏。这些仅仅是耐受额定值，并不意味器件可在这些条件下或是超出本说明书工作原理部分指示的任何条件下工作。长期处在绝对最大额定值的条件下会影响器件的可靠度。请参考意法半导体的 SURE 计划和相关的质量文件。

表 4. 绝对最大额定值

Symbol	Parameter		Value	Unit
T_{STG}	Storage temperature (V_{CC} off)		-55 to +150	°C
$T_{SLD}^{(1)}$	Lead solder temperature for 10 seconds		260	°C
θ_{JA}	Thermal resistance (junction to ambient)	TDFN8	149.0	°C/W
V_{IO}	Input or output voltage		-0.3 to $V_{CC} + 0.3$	V
V_{CC}	Supply voltage		-0.3 to 7	V

1. Reflow at peak temperature of 260 ° C. The time above 255 ° C must not exceed 30 seconds.

4 DC 和 AC 参数

这一章节概括了工作测量条件，及器件的直流和交流特性。表 6: DC 和 AC 特性 中的参数在测试中获得，这些测试在表 5: 工作和测量条件 中所概括的条件下进行。当需要依靠本节提供的参数时，设计师需要检查电路中的工作条件是否一致。

表 5. 工作和测量条件

Parameter	Value	Unit
V_{CC} supply voltage	1.0 to 5.5	V
Ambient operating temperature (T_A)	-40 to +85	°C
Input rise and fall times	≤ 5	ns
Input pulse voltages	0.2 to 0.8 V_{CC}	V
Input and output timing ref. voltages	0.3 to 0.7 V_{CC}	V

图 11. AC 测试输入 / 输出波形图




表 6. DC 和 AC 特性

Symbol	Parameter	Test conditions ⁽¹⁾	Min.	Typ. ⁽²⁾	Max.	Units
V _{CC}	Supply voltage range	Reset output valid - active-low	1.0		5.5	V
I _{CC}	Supply current (V _{CC})	V _{CC} = 5.0 V		1.5	2.4	μA
		V _{CC} = 3.0 V ⁽³⁾		1.4		μA
V _{OL}	Reset output voltage low	V _{CC} ≥ 4.5 V, sinking 3.2 mA			0.3	V
		V _{CC} ≥ 3.3 V, sinking 2.5 mA			0.3	V
		V _{CC} ≥ 1.0 V, sinking 0.1 mA			0.3	V
V _{RST}	V _{CC} undervoltage reset threshold (refer to 表 7)	-40 to +85 °C	V _{RST} -2.5%	V _{RST}	V _{RST} +2.5%	V
		25 °C	V _{RST} -2.0%	V _{RST}	V _{RST} +2.0%	V
V _{HYST}	Hysteresis of V _{RST}	L, M		0.5%		
		T, S, R, Z, Y, W, V		1%		
	V _{CC} to reset delay ⁽⁴⁾	V _{CC} falling from (V _{RST} + 100 mV) to (V _{RST} - 100 mV) at 10 mV/μs		20		μs
t _{REC} ⁽⁴⁾	User-adjustable reset timeout period on RST. Refer to 表 3.		10 000 x C _{tREC} (μF)	15 000 x C _{tREC} (μF)	20 000 x C _{tREC} (μF)	ms
Smart Reset™ inputs						
t _{SRC} ⁽⁵⁾	User-adjustable delayed Smart Reset™ setup time. Refer to 表 2.		10 x C _{SRC} (μF)	15 x C _{SRC} (μF)	20 x C _{SRC} (μF)	s
V _{IL}	$\overline{SR0}$, $\overline{SR1}$ input voltage low				0.3 V _{CC}	V
V _{IH}	$\overline{SR0}$, $\overline{SR1}$ input voltage high		0.7 V _{CC}			V
R _{PUI}	Internal pull-up resistor, $\overline{SR0}$, $\overline{SR1}$ inputs			65		kΩ

- Valid for ambient operating temperature: T_A = -40 to +85 °C; V_{CC} = 1.0 to 5.5 V (except where noted).
- Typical value is at 25 °C and V_{CC} = 3.3 V unless otherwise noted.
- For devices with V_{RST} < 3.0 V.
- Guaranteed by design.
- Input glitch immunity is equal to t_{SRC} (when both SR inputs are low, otherwise infinite).

表 7. 可能的 V_{CC} 电压阈值

V _{CC} voltage threshold V _{RST}	Typ.	±2.5% (-40 °C to +85 °C)		±2.0% (25 °C)		Unit
		Min.	Max.	Min.	Max.	
L (falling)	4.625	4.509	4.741	4.533	4.718	V
M (falling)	4.375	4.266	4.484	4.288	4.463	V
T (falling)	3.075	2.998	3.152	3.014	3.137	V
S (falling)	2.925	2.852	2.998	2.867	2.984	V
R (falling)	2.625	2.559	2.691	2.573	2.678	V
Z (falling)	2.313	2.255	2.371	2.267	2.359	V
Y (falling)	2.188	2.133	2.243	2.144	2.232	V
W (falling)	1.665	1.623	1.707	1.632	1.698	V
V (falling)	1.575	1.536	1.614	1.544	1.607	V

5 封装机械数据

为了符合环境要求，ST 的这些产品根据环境水平的要求采用不同级别的 ECOPACK[®] 封装。ECOPACK[®] 说明，级别定义和产品状态请见 www.st.com。ECOPACK[®] 为 ST 商标。

图 12. TDFN - 8 引脚 2 x 2 x 0.75 mm, 0.5 mm 间距封装外形图




表 8. TDFN - 8 引脚 2 x 2 x 0.75 mm, 0.5 mm 间距封装机械数据

Symbol	Dimension (mm)			Dimension (inches)		
	Min.	Nom.	Max.	Min.	Nom.	Max.
A	0.70	0.75	0.80	0.028	0.030	0.031
A1	0.00	0.02	0.05	0.000	0.001	0.002
b	0.15	0.20	0.25	0.006	0.008	0.010
D BSC		2.00			0.079	
E BSC		2.00			0.079	
e		0.50			0.020	
L	0.45	0.55	0.65	0.018	0.022	0.026

图 13. 焊盘布局 - TDFN - 8 引脚 2 x 2 mm 无散热盘




表 9. 焊盘布局的参数 - TDFN - 8 引脚 2 x 2 mm 封装

Parameter	Description	Dimension (mm)		
		Min.	Nom.	Max.
L	Contact length	1.05	—	1.15
b	Contact width	0.25	—	0.30
E	Max. land pattern Y-direction	—	2.75	—
E1	Contact gap spacing	—	0.65	—
D	Max. land pattern X-direction	—	1.75	—
P	Contact pitch	—	0.5	—

图 14. 承载带





表 10. 承载带尺寸

Package	W	D	E	P ₀	P ₂	F	A ₀	B ₀	K ₀	P ₁	T	Unit	Bulk qty.
TDFN8	8.00 -0.30 -0.10	1.50 +0.10/ -0.00	1.75 ±0.10	4.00 ±0.10	2.00 ±0.10	3.50 ±0.05	2.30 ±0.05	2.30 ±0.05	1.00 ±0.05	4.00 ±0.10	0.250 ±0.05	mm	3000

图 15. 卷轴尺寸



AM00443

表 11. 卷轴尺寸表

Tape sizes	A max.	B min.	C	D min.	N min.	G	T max.
8 mm	180 (7 inches)	1.50	13.0 +/- 0.20	20.20	60	8.4 +2/-0	14.40

图 16. 带尾 / 带头





图 17. 引脚 1 方向



- 注释: 1 图形未按比例绘制。
 2 所有单位均为毫米, 除非另有标注。

6 器件命名规则

表 12. 产品订购信息表

例如：

	STM6510	W	C	A	C	DG	6	F
器件类型								
STM6510								
复位 (V_{CC} 监测阈值) 电压 V_{RST}								
L = 4.625 V (典型值, 下降沿)								
M = 4.375 V								
T = 3.075 V								
S = 2.925 V								
R = 2.625 V								
Z = 2.313 V								
Y = 2.188 V								
W = 1.665 V								
V = 1.575 V								
Smart Reset™ 启动延时控制 (t_{SRC}) ; 所有 Smart Reset™ 输入 ($\overline{SR0}$, $\overline{SR1}$) 有无内部输入上拉								
C = 1 至 15 s, 用户可编程 (外部电容) ; 65 k Ω 输入上拉								
输出类型								
A = 漏极开路, 低有效								
复位超时时间 (t_{REC})								
C = 用户可编程 (外部电容)								
封装								
DG = TDFN8 - 2 x 2 x 0.75 mm, 0.5 mm 间距								
温度范围								
6 = -40 °C 至 +85 °C								
装运方式								
F = ECOPACK® 封装, 带卷式								

现有器件选型参见 [表 13](#)。其它选择如电压阈值, 或需了解产品任何方面的更多信息, 请联系最近的 ST 销售办事处。


7 封装标记信息

表 13. 封装标记信息

Part name	t _{SRC} delay control	Smart Reset™ inputs type	V _{RST}	Reset output type	t _{REC} programming	Topmark
STM6510WCACDG6F	C _{SRC}	AL, PU	W	AL, OD	C _{tREC}	8WK
STM6510SCACDG6F	C _{SRC}	AL, PU	S	AL, OD	C _{tREC}	8SK
STM6510RCACDG6F	C _{SRC}	AL, PU	R	AL, OD	C _{tREC}	8RK

注释: AL = 低有效, AH = 高有效; PU = 带有内部上拉电阻, OD = 漏极开路。

图 18. 封装标记信息, 顶部视图



8 修订历史

表 14. 文件修订历史

日期	版本	修订
2010-02-12	1	初始版本。
2010-02-26	2	更新文档标题， <i>产品特性</i> ， <i>应用</i> ；更新表 2 的脚注 1；更新表 6，12，13；图 3；第 1.3.3 章；少数文字和格式变动。

本文是相关正式英文文档之中文译文。我们试图提供内容的精确翻译，如因翻译中可能存在的差异或错误，对用户或第三方造成损害或其它后果，意法半导体公司概不负责。如需确认本产品完整精确的信息，请参考意法半导体公司提供的正式英文文档。

请仔细阅读以下内容：

本文中的信息仅和相关的 ST 产品相联系。意法半导体公司和它的子公司（“ST”）保留在任何时候对本文以及本文所述的产品和服务做出变动，更正，修改或升级的权利，恕不另行通知。

所有 ST 的产品都按照 ST 的销售条款和条件进行销售。

买方独自对本文所述的 ST 的产品及服务的选用，选择和使用负责，ST 不对任何与选用，选择和使用 ST 的产品及服务的相关事务负责。

本文并未通过默许或采用其它方式明示或暗示，对任何知识产权予以授权。如果本文任何一部分涉及到第三方产品或服务，不能认为是 ST 授权使用这些第三方产品或服务，或任何包含其中的知识财产；也不能作为以任何方式使用这些第三方产品或服务，或任何包含其中的知识财产的担保。

除非 ST 的销售条款和条件中另有规定，ST 否认任何明示或暗示的关于使用和 / 或出售 ST 产品的担保，包括但不限于商用性，针对特定用途的适用性（及其任何司法管辖范围内的法律等效性），或侵犯任何专利，版权或其他知识产权的默示担保。

如果没有 ST 授权代表明确的书面批准，ST 的产品不推荐，授权或许可用于军事，航天，航空，救生，或生命支持应用，也不用于因失灵或故障可能导致人身伤害，死亡，或严重的财产或环境破坏的产品或系统中。没有被指定为“汽车级”的 ST 产品如被用于汽车应用，则由用户自己承担风险。

转售的 ST 产品的规定若与本文中阐明的陈述和 / 或技术特性不同，则本文所述的对 ST 的产品和服务的担保都将立即无效，ST 不对以任何方式产生或延伸的责任负责。

ST 和 ST 标识是意法半导体公司在不同的国家的商标或注册商标。

本文中的信息取代和替换以前提供的所有中文版本的信息。

ST 标识是意法半导体公司的注册商标。所有其他名称是他们各自拥有者的财产。

© 2010 意法半导体公司 - 版权所有

意法半导体集团公司

澳大利亚 - 比利时 - 巴西 - 加拿大 - 中国 - 捷克 - 芬兰 - 法国 - 德国 - 香港 - 印度 - 以色列 - 意大利 - 日本 - 马来西亚 - 马尔他 - 摩洛哥 - 菲律宾 - 新加坡 - 西班牙 - 瑞典 - 瑞士 - 英国 - 美国

www.st.com